303.326us2

1/9/1

م م من الم

DIALOG(R) File 347: JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02817562 **Image available**

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.:

01-115162 JP 1115162

PUBLISHED:

May 08, 1989 (19890508)

INVENTOR (s):

HIRAO TAKASHI SETSUNE KENTARO YOSHIDA TETSUHISA

KAMATA TAKESHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

62-271865 [JP 87271865] October 29, 1987 (19871029)

FILED:

INTL CLASS:

[4] HO1L-029/78; HO1L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R044 (CHEMISTRY -- Photosensitive

Resins); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 803, Vol. 13, No. 356, Pg. 17, August

09, 1989 (19890809)

ABSTRACT

PURPOSE: To reduce any leakage current while improving the heat resistance by a method wherein the optical forbidden band width (Eg) of an amorphous semiconductor is specified to exceed 1.9 eV i.e. Eg>=1.9 eV.

CONSTITUTION: An opaque gate electrode 2 is formed and then a gate insulating film 3, an amorphous silicon carbide or amorphous silicon nitride layer 4 of Eg>=1.9 eV and a passivation insulating film 5 are successively formed on a glass substrate 1. Next, the overall surface is coated with a light sensitive resin film 6 and then the film 6 is exposed by rear side exposure process from the rear side of the glass substrate 1 to leave the same pattern as that of the gate electrode 2 for removing the passivation film 5 using the pattern as a mask. Finally, III or V group ion is implanted using the passivation film 5 as a mask to form a source.drain region. Through these procedures, any leakage current can be reduced while improving the heat resistance.

6日本国特許厅(JP)

10 特許出願公開

◎ 公開特許公報(A)

平1-115162

MINL, CI. 1

政则配号

广内整理管号

砂公路 平成1年(1989)5月8日

H 81 L

者

311

Z-7925-5F 7514-5F

審査請求 未請求 発明の数 2 (全3頁)

80発明の名称

砂発 切

満膜トランジスタ及びその製造方法

超 昭62-271865 **6949**

國 昭62(1987)10月29日 田田

4 甩 の発明 者 瀬 磴 の発 明 老 雅 太 郎 久 砂糖 明 書 3

大阪府門真市大字門真1006番地 松下電器商業株式会社内 大阪府門真市大字門萬1006番地 松下電器連業株式会社內 大阪府門其前大字門真1006構地 松下電器直業株式会社内 大阪府門實市大字門真1006番地

大阪府門冥市大字門真1006番地 松下電器庫業株式会社内

继 松下電器產業株式会社 化出 原 人 弁理士 星野 但可 20代 理 人

外1名

-70

1. 森明の名称

は包トランジスタ及びその重導方法

1、 特許請求の補関

- (1) シリコンを一主要な領域元券とし、非品 食中部体を合性度とする発露トランジスタにおい て、放射半導体の光学的健康守備(Ba)が Egml.9.V以上であることを特徴とする辞版ト ランジスタ.
- (2) 上巴非及半導化材料がアモルファスシリ コンカーパイト、アモルファスシリコンナイトラ イドのいずれかである事を特殊とする特許可求の 気間耳(i) 式に記載の薄膜トランジスタ。
- (3) ガラス鉄磁上に、光を透過させないゲー トゼゼを形成した数。ゲート低級額。 Ee≥1,9e Vの非高質を連体終、パッシペーショ ン絶紅房を成次急減する工程と、しから産業光位 初島独野を生物した後、伊記ガラス耳私兵軍から の方面環境論で、韓記感光性温期後間を得消し。

ゲート場在と同一パターンを度みまれる工程と、 このパターンをマスクとして異なパッシペーショ ン路を歌去するぶ名と、彼民パッシペーション数 シマスクとして、 当後或いは¥単イオンを収入し、 ソース・ドレイン保証を思慮する工程とをさなら とを特殊とする特殊トランジスタの製造方法。

3、 長別のお確な論明

(展演上の何川分野)

4.受好は放品テレビ刺繍数トランジスタアレイ 事に発揮される孫娘トランジステ及びその孟禕方 沈に貫する.

(健果の疾術)

足点形型テレビ用の様似トランジスメとして用 いられているものとしてはアモルファスクリコン を用いたものが代表的である。邓2回に本意明と 対比すべき従来の選予経済を派してある。MICs をゲート独長17とする逆スタガ棒造の高度トラン ジスタの新選因である。11はガラス基金で、13は w~ SIN:SI (水魚化プモルファスシリコンディ トライド)、14itsーSI:H(水晶化アモルファ

投票1-115162 (2)

スンリコン) 関でこれらはプラズマC V D 独性を 用いて深刻的に成長させている。15はオーミック コンタクト队の n * a - S 1: 代表で、16はT 1 / N J C c 電極である。ソース・ドレイン電極となる 15、15は前調神術等尤を用いている。

(秀明が解決しようとする阿嬌点)

育記の従来の技術に扱いて、行函数光法を用いて自己整合的にソース・ドレインを呼吸するとき、 えば就記でモルファスシリコン3~5 (14を通過 してその上部の帰名技術問題或を曝光する必要が ある。

しかし、道常アモルファスシリコンa-SIの先生的禁止作儀は1.7~1.8 a V であるから、通常用いられている路光線数の光板で感光性機能数別がようれるためには反称間の母先が必要でスループットが提出て扱い。このたの3~SI 14の厚さと100~100人の無く深くしてできるだけ過激する光度を多くするようにしている。しかし、あまりはくするとV、やドレイン電波の移動性等に問題がでてくる。

ーション酸をマスクとして、 年級式いはY換イオ ンをお入し、ソース・ドレイン領域を形成するエ 性とを有する方位である。

(海 用)

(3)油锅)

近代別とレてSICを用いた場合について説明

本権明社 ただ問題点を解決するためのもので、 ソース・ドレイン関のリーク電流の鉄路あるいは 耐熱性向上等のための手度。確立を打する種類ト ランジスタ並びその製造方法を設備することを目 物とするものである。

(周珠点を解決するための手段)

本規則は、上記月的を達成するために、シリコンを一主要な構成化品とし、非異質半導体を活性 対とする発表トラングスタにおいて、資配単版体 の光学的質点可能(Ea)がEq=1.9 · V以上と するものである。

をた、本先明の製造方法は、ガラス基位上に、 光を選別をはないが一ト値値を単成した後、ゲート値値を単成した後、パッ とは 2000 と 2000 と 3000 と 3

ずる。感1頃Aにおいて1はガラス花収、2はゲ ートとなるCr気能である。ゲート電視2を選択 彦成章。何えはブラズマCVDカでゲート地級駅 となるシリコン重化(シリコンナイトライド、SN) 図3 &1988人。 復務財ビなるaーSIC(アモルフ アスンリコンカーパイド) 餌4 を800人 五ぴパッシ ペーシャン型となるシリコン型化数(S#) 5 & 3880人省级的仁思维甘る。先学的路由带幅尼亚尔 1.fe V以上であり佐敷屋となる SiC 洗頭セプラ ズマロVロ池又はゼロカブラズマロVD法で、例 えばSiH。とCH。用いて近境することがでする。 レかる後、全省に確災性質財装器6を余額に物布 した後、ガラス裏国勢から、典型ゲート重編でも マスクとして光まを掛いて修空被離分を過光し、 カ13月日に戻すように体記ゲート電視2と同一形 状に何思敏感目のパラーン5=を残存させた歌(市 1 頃 8)、崔森パラーン8=をマスクとしてパッシ ページョン双Sを海沢昨に放売して数5のパター ンちゃとお切する(第1後で)。 しかる後、独図パ ターンGaを除出後、残存するパッシベーション

特間平1-115162(3)

(現内の物集)

本発明の福職トランジェッによれば、青田卓光 にて確実にソース・ドレインを移成することがで カ、ゲート根域と内で駆使のパッシペーション展 を発存し、それをマスクとしてアセルファスシリ コンカーバイドa~51で毎の途島質額に不適待を 導入することができるため、ゲート電視とソース・ドレイン領域との意なりによる思慮がなくなり. ば生野点による影響物を磨外ができる。

文本発明の製造方法によれば、智器保険込が工程に作品に用いられるため、工程数の組織化にもつながるだけでなく、光学的禁止が疑が大きく半海体のを開いるため、リック単連の減少、済動下での創業性、延にアモルファスシリコンカーバイドロー51Cにおいて特に書意訳の向上等が可能となる。


4. 网络四颗珠珠银钢

男(関は本発明の一実職制における移観トラン ジスタの製造プロセス所図書、卯2回は従来のほ 己姓む型4~81トランジスタの新返園である。

1 ··· ガラス基板、2 ··· ゲート常程 (CT以近)。3 ··· ゲート場合語、4 ··· 。~ SIC説、5 ··· パッシペーション鉄。 8 ··· 倍光後母素独裁。

\$ 35 Per

第 2 🕱



JP 01-115162 303.356us1

1/9/1 DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv. 02817562 **Image available**

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.:

01-115162 [J P 1115162 A]

PUBLISHED:

May 08, 1989 (19890508)

INVENTOR(s): HIRAO TAKASHI SETSUNE KENTARO

> YOSHIDA TETSUHISA KAMATA TAKESHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: FILED:

62-271865 [JP 87271865] October 29, 1987 (19871029)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R044 (CHEMISTRY -- Photosensitive

Resins); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 803, Vol. 13, No. 356, Pg. 17, August

09, 1989 (19890809)

ABSTRACT

PURPOSE: To reduce any leakage current while improving the heat resistance by a method wherein the optical forbidden band width (Eg) of an amorphous semiconductor is specified to exceed 1.9 eV i.e. Eg>=1.9 eV.

CONSTITUTION: An opaque gate electrode 2 is formed and then a gate insulating film 3, an amorphous silicon carbide or amorphous silicon nitride layer 4 of Eg>=1.9 eV and a passivation insulating film 5 are successively formed on a glass substrate 1. Next, the overall surface is coated with a light sensitive resin film 6 and then the film 6 is exposed by rear side exposure process from the rear side of the glass substrate 1 to leave the same pattern as that of the gate electrode 2 for removing the passivation film 5 using the pattern as a mask. Finally, III or V group ion is implanted using the passivation film 5 as a mask to form a source.drain region. Through these procedures, any leakage current can be reduced while improving the heat resistance.